日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月 5日

出 願 番 号 Application Number:

特願2002-321210

[ST. 10/C]:

[JP2002-321210]

出 願 人

Applicant(s):

宇部興産株式会社



2003年10月23日

特許庁長官 Commissioner, Japan Patent Office 今井康



ページ: 1/E

【書類名】

特許願

【整理番号】

MIP02Y01KN

【あて先】

特許庁長官殿

【国際特許分類】

H03H 09/15

【発明者】

【住所又は居所】 山口県宇部市大字小串1978番地の5 宇部興産株式

会社 宇部研究所内

【氏名】

西村 浩介

【発明者】

【住所又は居所】

山口県宇部市大字小串1978番地の5 宇部興産株式

会社 宇部研究所内

【氏名】

藤永 昌孝

【発明者】

【住所又は居所】 山口県宇部市大字小串1978番地の5 宇部興産株式

会社 宇部研究所内

【氏名】

近藤 正英

【特許出願人】

【識別番号】

000000206

【氏名又は名称】 宇部興産株式会社

【代表者】

常見 和正

【手数料の表示】

【予納台帳番号】

012254

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

ページ: 1/

【書類名】

明細書

【発明の名称】

薄膜圧電共振器を用いた帯域フィルタ

【特許請求の範囲】

【請求項1】 特性インピーダンスがそれぞれZ0である第1端子と第2端子とを有し、前記第1端子と第2端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも1つの素子の特性インピーダンスをZ1、前記分路素子のうち少なくとも1つ素子の特性インピーダンスをZ2としたとき、前記Z0、Z1およびZ2とが、Z1とも、1と(Z1/Z20)と2、かつ、Z1、0.5</br>

【請求項2】 前記直列素子のうち少なくとも1つの素子の特性インピーダンスをZ1とし、前記分路素子のうち少なくとも1つ素子の特性インピーダンスをZ2としたとき、前記Z0、Z1およびZ2とが、1.3<(Z1/Z0)

1.7、かつ、0.6<(Z2/Z0)
0.8の関係にあることを特徴とする請求項1記載の帯域フィルタ。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

本発明は、通信機器の技術分野に属するものであり、特に薄膜圧電共振器を用いた帯域フィルタに関するものである。

[0002]

【従来の技術】

小型で高周波で使用可能なフィルタとして薄膜圧電共振器を用いたフィルタがある。薄膜圧電共振器の代表的等価回路を図8に示す。図8からわかるように薄膜圧電共振器はSAW共振器と同じように1つで直列共振及び並列共振を持つ。この共振器を用いてフィルタを構成する一般的な方法として梯子型フィルタがある(例えば特許文献1参照)。梯子型フィルタの周波数応答は、深いノッチと、急勾配の傾斜を持つ上部及び下部の通過帯域エッジを典型的に有する。

[0003]

【特許文献1】

特開平11-88111号公報(第5頁、図18)

[0004]

【発明が解決しようとする課題】

しかしながら、これらの種類の梯子型フィルタは貧弱な阻止域減衰特性を示す 傾向がある。即ち、通過帯域より高い周波数の阻止帯域および、通過帯域より低 い周波数の阻止帯域において、減衰特性が十分でないという問題がある。

[0005]

貧弱な阻止域減衰特性を改善する方法としては、追加の薄膜圧電共振器をフィルタ構成に加えることが考えられるが素子数の増加に伴い挿入損失が劣化する。 また、共振器の数が増えることでフィルタ全体のサイズが大きくなる。

[0006]

本発明は、上記事情に鑑みてなされたものであり、薄膜圧電共振器で梯子型フィルタを構成する場合にフィルタ全体のサイズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善するフィルタを提供することを目的とする。

[0007]

【課題を解決するための手段】

本発明は、上記のような問題点を解決するためになされたもので、特性インピーダンスがそれぞれZ0である第1端子と第2端子とを有し、前記第1端子と第2端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも1つの素子の特性インピーダンスをZ1、前記分路素子のうち少なくとも1つ素子の特性インピーダンスをZ2としたとき、前記Z0、Z1 およびZ2とが、1<(Z1/Z0)<2、かつ、Z1 の関係にあることを特徴とする帯域フィルタに関する。

[0008]

また、本発明は、前記直列素子のうち少なくとも1つの素子の特性インピーダンスをZ1とし、前記分路素子のうち少なくとも1つ素子の特性インピーダンス

をZ2としたとき、前記Z0、Z1およびZ2とが、Z1. 3< (Z1/Z0) < 1. 7、かつ、Z0. 6< (Z2/Z0) < 0. 8の関係にあることを特徴とする前記帯域フィルタに関する。

[0009]

【発明の実施の形態】

薄膜圧電共振器の各素子の特性インピーダンス Z は作製するフィルタの中心周波数付近では次のように表せる。

 $Z = 1 / 2 \pi f C$

 $C = \epsilon_0 \epsilon_r S / T$

[0010]

ここでSは対向する電極の面積、fはフィルタの中心周波数、 ϵ_r は薄膜圧電体の比誘電率、 ϵ_0 は真空中の誘電率、Tは薄膜圧電体の厚みを表す。また、Cは対向する電極からなる容量を示す。

$[0\ 0\ 1\ 1]$

先の例で示したように梯子型フィルタでは各素子の特性インピーダンスは接続 線路の特性インピーダンスと同じものを用いて構成するのが一般的である。しか し、先に述べた問題点がある。今回、直列素子の一部の特性インピーダンスを線 路の特性インピーダンスより大きくし、また、分路素子の一部の特性インピーダ ンスを線路の特性インピーダンスより逆に小さくすることでフィルタ全体のサイ ズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善す るフィルタを提供できることが示された。

[0012]

以下に、本発明における薄膜圧電共振器を用いた帯域フィルタの実施形態について、図面を用いて詳細に説明する。

[0013]

図1に6つの薄膜圧電共振器から構成された梯子型回路からなる本発明の帯域 フィルタの一実施形態を示す。

[0014]

本発明の薄膜圧電共振器を用いた帯域フィルタは、特性インピーダンスがそれ

ぞれ20である第1端子1と第2端子2とを有し、前記第1端子1と第2端子2との間に直列素子23,25,27及び分路素子22,24,26を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも1つの素子の特性インピーダンスを21、前記分路素子のうち少なくとも1つ素子の特性インピーダンスを22としたとき、前記20と21および22とが、1<(21/20)<2、かつ、0.5<(22/20)<1の関係にあることを特徴とする。すべての直列素子の(21/20)が1以下では、阻止域減衰特性の改善効果がなく、すべての直列素子の(21/20)が2以上では、通過帯域特性の損失が悪くなり、好ましくない。また、すべての分路素子の(22/20)が0.5以下では、通過帯域特性がくずれ、また、阻止域との選択性が急峻でなくなり、すべての分路素子の(22/20)が1以上では、阻止域減衰特性の改善効果がなく、好ましくない

[0015]

さらに、少なくとも一つの直列素子、少なくとも1つの分路素子に関して、前記20、21および22とが、1.3<(21/20)<1.7、かつ、0.6<(22/20)<0.8の関係になるようにすることにより、調整電極の変更による共振周波数の調整等、各素子を変更することなく減衰特性の改善が容易に得られる。なお、調整電極とは、共振周波数を調整するために上部電極のうえにさらに形成する電極のことである。

[0016]

通常、帯域フィルタを構成する直列素子および分路素子の特性インピーダンスは、第1端子および第2端子の特性インピーダンス20に合わせられ、20と大きく異なる特性インピーダンスとすると帯域フィルタとしての機能を果たさなくなる。本発明では、すべての直列素子の特性インピーダンスは、0.920以上であることが好ましく、21の上限である220より小さいことが好ましい。また、すべての分路素子の特性インピーダンスは、1.220以下であることが好ましく、22の下限である0.520より大きいことが好ましい。

$[0\ 0\ 1\ 7]$

また、素子の特性インピーダンスの調整は、上部電極と下部電極で構成される 対向電極の面積を調整することにより任意に行なうことができる。また、一対の 電極にサンドイッチ状に挟まれた圧電層の厚みや比誘電率を変化させることでも 可能である。

[0018]

本発明において、特性インピーダンスが Z 0 である第 1 の端子とは薄膜圧電共振器から構成されるフィルタの第 2 の端子側をそれに接続する線路の特性インピーダンスで終端したときに第 1 の端子側からながめた場合の特性インピーダンスが Z 0 である第 2 の端子とは、第 1 の端子をそれに接続する線路の特性インピーダンスで終端し第 2 の端子と側からフィルタ全体をながめた場合の特性インピーダンスが Z 0 ということである。本発明において、梯子型回路の段数、即ち、直列素子および分路素子の数は特に限定されない。

[0019]

また、前記直列素子および分路素子を構成する薄膜圧電共振器としては、従来より知られている、圧電体薄膜の厚み振動を利用した薄膜バルク波共振子(Thin Film Bulk Acoustic Resonator:FBAR)や積層型薄膜バルク波共振器及びフィルタ(Stacked Thin Film Bulk Acoustic Wave Resonators and Filters:SBAR)などが挙げられる。これらは、基板に設けられた薄い支持膜の上に、主として圧電体よりなる薄膜と、これを駆動する電極とを形成したものであり、ギガヘルツ帯での基本共振が可能である。

[0020]

薄膜圧電共振器の一例を図2および図3に示す。図2は、薄膜圧電共振器の平面図であり、図3は、図2のX-X'における断面図である。概ね符号50で示される薄膜圧電共振器は、シリコンSi、ガリウム砒素GaAsのような半導体基板52上に、両面が一対の電極56,58にサンドイッチ状に挟まれた圧電層54が形成されている。半導体基板側の一方の電極の半導体基板に対向する面には、必要に応じて絶縁体層を形成してもよい。

[0021]

このような弾性波を利用した共振器、フィルター等に応用されるFBAR、SBARなどの薄膜圧電振動子は、例えば、以下のようにして製造される。

[0022]

シリコンなどの半導体単結晶、シリコンウエハー上に形成された多結晶ダイヤモンド、エリンバーなどの恒弾性金属などの基板上に、種々の薄膜形成方法によって、誘電体薄膜、導電体薄膜、またはこれらを積層した下地膜を形成する。この下地膜上に圧電体薄膜を形成し、さらに必要に応じた上部構造を形成する。各層の形成後に、または全層を形成した後に、各々の膜に物理的処理または化学的処理を施すことにより、微細加工、パターニングを行う。湿式法に基づく異方性エッチングにより基板から振動部の下に位置する部分を除去した浮き構造を作製した後、最後に1デバイス単位に分離することにより薄膜圧電デバイスを得る。

[0023]

例えば、特開昭58-153412号公報や特開昭60-142607号公報に記載された薄膜圧電振動子は、基板の上面上に下地膜、下部電極、圧電体薄膜および上部電極を形成した後に、基板の下面側から振動部となる部分の下にある基板部分を除去して、ビアホールを形成することにより製造されている。基板がシリコンからなるものであれば、加熱KOH水溶液を使用してシリコン基板の一部を裏面からエッチングして取り去ることにより、ビアホールを形成する。これにより、シリコン基板の上面側において、圧電材料の層が複数の金属電極の間に挟み込まれた構造体の縁部をビアホールの周囲の部分で支持した形態を有する共振器を作製できる。

[0024]

薄膜圧電デバイスに応用されるFBAR、SBARなどの薄膜圧電共振器を製造する従来技術の他の方法は、例えば特開平2-13109号公報に記載のように、空気ブリッジ式FBARデバイスを作ることである。通常、最初に犠牲層(Sacrificial layer)を設置し、次にこの犠牲層の上に圧電共振器を製作する。プロセスの終わりまたは終わり近くに、犠牲層を除去して、振動部を形成する。処理はすべてウェハー前面で行なわれるから、この方法は、ウ

ェハー両面におけるパターンの整列および大面積のウェハー裏面側開口部を必要としない。特開2000-69594号公報には、犠牲層として燐石英ガラス(PSG)を使用した空気ブリッジ式のFBAR/SBARデバイスの構成と製造方法が記載されている。

[0025]

また、本発明に用いる薄膜圧電共振器として、振動空間を有する基板と、該基板上に形成された圧電積層構造体とからなる薄膜圧電共振器であって、該圧電積層構造体は少なくとも圧電体膜と該圧電体膜の両面の一部に形成された金属電極とを有し、前記振動空間がDEEP RIE(深彫り型反応性イオンエッチング)法により前記基板の一面から対向面に向かって垂直に近いテーパー角で形成されている薄膜圧電共振器を好適に用いることができる。

[0026]

この型の薄膜圧電共振器は、半導体あるいは絶縁体からなる基板の上面に、圧電材料の層が複数の金属電極の間に挟み込まれた構造を有する振動部を形成するにあたり、プラズマを利用した深いトレンチエッチングであるDeep RIE (深彫り型反応性イオンエッチング) 法によって、振動部となる部分の下にある基板部分を基板の下面側から異方的に除去して、振動空間となるビアホールを形成する。即ち、Deep RIE法の適用により、前記基板の一面から対向面に向かって垂直に近いテーパー角で形成されて、振動空間に下部電極または絶縁体層が面した部位であるダイアフラムの寸法と基板下面開口部の寸法との差が小さなビアホールを形成して、電気的に接続された隣り合う薄膜圧電共振器の中心間距離を短くすることができる。ここでテーパー角とは、基板の一面から対向面に向かって形成された側壁を代表する平均平面と基板下面との為す角度であり、テーパー角80~100度あれば、垂直に近いと言える。このように、FBAR共振器の集積化が可能となり、圧電体層を挟む金属電極の電気抵抗を小さく抑えて、集積化された複数個の薄膜圧電共振器を組み合わせることにより、挿入損失が小さくて高特性、高性能な帯域フィルタを製造することができる。

[0027]

薄膜圧電デバイス用の圧電材料としては、公知のように、窒化アルミニウム (

AIN),酸化亜鉛 (ZnO),硫化カドミウム (CdS),チタン酸鉛 (PT (PbTiO3)),チタン酸ジルコン酸鉛 (PZT (Pb (Zr, Ti)O3))などが用いられている。

[0028]

電極(下部電極および上部電極)としては、公知のように、モリブデン(Mo)、タングステン(W)、白金(Pt)などの導電膜を用いることができる。Moは熱弾性損失がAlの約1/56と低いことから、特に高周波で振動する振動部を構成するのに好適である。Mo単体、W単体だけでなく、MoまたはWを主成分(好ましくは含有量が80原子%以上)とする合金を使用することも可能である。下部電極および上部電極の厚さは、例えば50~250nmである。下部電極および上部電極の形成方法としては、スパッタリング法または真空蒸着法が例示され、さらに必要に応じて所望の形状へのパターン形成のためにフォトリソグラフィー技術が適用される。

[0029]

必要により基板と下部電極との間に形成される絶縁体層としては、公知のように、酸化シリコン(SiO_2)または窒化シリコン(Si_3N_4 または SiN_X)を主成分とする誘電体膜を用いることができる。この絶縁体層の材質について、主成分とは、誘電体膜中の含有量が50当量%以上である成分を指す。誘電体膜は、単層からなるものであっても良いし、密着性を高めるための層などを付加した複数層からなるものであっても良い。

[0030]

上記のような薄膜圧電共振器を適切に配列して梯子型フィルタを構成することができる。その配列の一例を図4に示す。フィルタ70の電極76,78は圧電層74を挟んで平行になって各共振器を構成するとともに隣の共振器との接続の役目をしている。

[0031]

本発明では、第1端子と第2端子の特性インピーダンス Z 0 に対して、直列素子のうち少なくとも1つの素子のインピーダンス Z 1を大きくし、かつ、第1端子と第2端子の特性インピーダンス Z 0 に対して、分路素子のうち少なくとも1

つの素子のインピーダンスZ2を小さく設定することにより、阻止域減衰特性が改善される。特に、Z0とZ1およびZ2とが、1<(Z1/Z0)<2、かつ、0.5<(Z2/Z0)<1の関係にある場合、好ましい阻止域減衰特性を得ることが出来る。

[0032]

さらに、前記Z0 とZ1 およびZ2 とが、Z1. 3 < (Z1 / Z0) < 1. 7、かつ、Z0. 6 < (Z2 / Z0) < 0. 8の関係になるようにすることにより、調整電極の変更による共振周波数の調整等、各素子に変更を加えることなく減衰特性の改善が容易に得られる。

[0033]

【実施例】

以下に実施例および比較例を示し、本発明をさらに詳細に説明する。

[0034]

〔実施例1〕

表1に記載の通りに構成部材の材質及び厚みを調整して図3に示す形態のFBARを有する図1に示した6素子のFBARからなる梯子型フィルタを形成した。即ち、直列素子のうち1つの素子の特性インピーダンスZ1を第1および第2の端子の特性インピーダンスZ0(ここでは50 Ω)よりも大きい70 Ω に設定し、分路素子のうち1つの素子の特性インピーダンスZ2を第1および第2の端子の特性インピーダンスZ0(ここでは50 Ω)より小さい35 Ω とした。このフィルタの周波数応答を図5に示す。直列素子と分路素子の特性インピーダンスを特定の範囲とすることにより、図5に示すような阻止域減衰特性の優れた帯域フィルタを得ることができた。次に示す比較例1に比べて、10dB以上の阻止域減衰特性の改善が見られることがわかる。

[0035]

【表1】

直列素子薄膜圧電共振器(23、25、27)				分路素子薄膜圧電共振器(22、24、26)				
	厚み			層		厚み		
	23	25	27		22	24	26	
				調整電極:Mo(μm)	0.04	0.04	0.04	
上部電極:Mo(μm)	0.25	0.25	0.25	上部電極: Mo (μm)	0.25	0.25	0.25	
圧電層: AIN (μm)	1.6	1.6	1.6	圧電層: AIN (μm)	1.6	1.6	1.6	
下部電極;Mo(μm)	0.25	0.25	0.25	下部電極: Mo (μ m)	0.25	0.25	0.25	
対向電極面積	173	160	189	対向電極面積	189	226	189	
$(\mu mx \mu m)$	173	160	189	$(\mu m x \mu m)$	189	226	189	
特性インピーダンス(Ω)	60	70	50	特性インピーダンス(Ω)	50	35	50	
Z1/Z0	1.2	1.4	1.0	Z2/Z0	1.0	0.7	1.0	

[0036]

[実施例2]

表2に記載の通りに構成部材の材質及び厚みを調整して図3に示す形態のFBARを有する図1に示した6素子のFBARからなる梯子型フィルタを形成した。即ち、直列素子のうち1つの素子の特性インピーダンスZ1を第1および第2の端子の特性インピーダンスZ0(ここではS0 Ω)よりも大きい9S0に設定し、分路素子のうち1つの素子の特性インピーダンスZ2を第1および第2の端子の特性インピーダンスZ0(ここではS0 Ω)より小さい2S0とした。さらに、通過周波数帯域幅を調整するために、分路素子の一つ(素子S24)の調整電極の厚みを増した。

このようにすることにより、実施例1で示した周波数特性とほぼ同一の周波数 特性を得ることができた。

【表 2】

直列素子薄膜圧電共振器(23、25、27)				分路素子薄膜圧電共振器(22、24、26)					
層	厚み			層		厚み			
	23	25	27		22	24	26		
				調整電極:Mo(μm)	0.04	0.047	0.04		
上部電極:Mo(μm)	0.25	0.24	0.25	上部電極:Mo(μm)	0.25	0.25	0.25		
圧電層: AIN (μm)	1.6	1.6	1.6	圧電層: AIN (μm)	1.6	1.6	1.6		
下部電極:Mo(μm)	0.25	0.25	0.25	下部電極:Mo (μm)	0.25	0.25	0.25		
対向電極面積	149	141	189	対向電極面積	189	252	189		
$(\mu mx \mu m)$	149	141	189	$(\mu m x \mu m)$	189	252	189		
特性インピーダンス(Ω)	80	95	50	特性インピーダンス(Ω)	50	28	50		
Z1/Z0	1.6	1.9	1.0	Z2/Z0	1.0	0.56	1.0		

〔比較例1〕

表3に記載の通りに構成部材の材質及び厚みを調整して図3に示す形態のFBARを有する図1に示した6素子のFBARからなる梯子型フィルタを形成した。即ち、梯子型フィルタを構成する直列素子および分路素子の各共振器の特性インピーダンスを第1および第2の端子の特性インピーダンス50Ωと同一とした。このフィルタの周波数応答を図6に示す。阻止域減衰特性の劣っていることが分かる。

[0037]

【表3】

直列素子薄膜圧電共振器(23、25、27)				分路素子薄膜圧電共振器(22、24、26)				
	厚み			層		厚み		
	23	25	27		22	24	26	
				調整電極:Mo(μm)	0.04	0.04	0.04	
上部電極:Mo(μm)	0.25	0.25	0.25	上部電極: Mo (μm)	0.25	0.25	0.25	
圧電層: AIN (μm)	1.6	1.6	1.6	圧電層: AIN (μm)	1.6	1.6	1.6	
下部電極;Mo(μm)	0.25	0.25	0.25	下部電極;Mo(μm)	0.25	0.25	0.25	
対向電極面積	189	189	189	対向電極面積	189	189	189	
$(\mu \text{mx} \mu \text{m})$	189	189	189	$(\mu m x \mu m)$	189	189	189	
特性インピーダンス(Ω)	50	50	50	特性インピーダンス(Ω)	50	50	50	
Z1/Z0	1.0	1.0	1.0	Z2/Z0	1.0	1.0	1.0	

[0038]

「比較例2〕

表4に記載の通りに構成部材の材質及び厚みを調整して図3に示す形態のFBARを有する図1に示した6素子のFBARからなる梯子型フィルタを形成した。即ち、各素子の特性インピーダンスが本発明の指定範囲からはずれ、直列素子のうち1つの素子の特性インピーダンス Z 1が、第1および第2の端子の特性インピーダンス Z 0(ここでは50 Ω)の2倍より大きく、分路素子のうち1つの素子の特性インピーダンス Z 2が第1および第2の端子の特性インピーダンス Z 0(ここでは50 Ω)の1/2より小さく構成されている。このフィルタの周波数応答を図7に示す。図7より、通過帯域内のマッチングが悪くなりリップルが大きく挿入損失が悪くなることがわかる。

[0039]

【表4】

直列素子薄膜圧電共振器(23、25、27)				分路素子薄膜圧電共振器(22、24、26)				
層	厚み			層		厚み		
	23	25	27		22	24	26	
				調整電極:Mo(μm)	0.04	0.04	0.04	
上部電極:Mo(μm)	0.25	0.25	0.25	上部電極:Mo(μm)	0.25	0.25	0.25	
圧電層: AIN (μm)	1.6	1.6	1.6	圧電層: AIN (μm)	1.6	1.6	1.6	
下部電極:Mo(μm)	0.25	0.25	0.25	下部電極:Mo(μm)	0.25	0.25	0.25	
対向電極面積	173	160	122	対向電極面積	189	300	189	
$(\mu \text{mx} \mu \text{m})$	173	160	122	$(\mu mx \mu m)$	189	300	189	
特性インピーダンス(Ω)	_ 60	70	120	特性インピーダンス(Ω)	50	20	50	
Z1/Z0	1.2	1.4	2.4	Z2/Z0	1.0	0.4	1.0	

[0040]

【発明の効果】

以上説明したように、特性インピーダンスがそれぞれ Z 0 である第 1 端子と第 2 端子とを有し、前記第 1 端子と第 2 端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも 1 つの素子の特性インピーダンスを Z 1、前記分路素子のうち少なくとも 1 つ素子の特性インピーダンスを Z 2 としたとき、前記 Z 0 と Z 1 および Z 2 とが、 1 < (Z 1 / Z 0) < 2、かつ、 0.5 < (Z 2 / Z 0) < 1 の関係を有するようにすることにより、フィルタ全体のサイズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善するフィルタを提供することができる。

【図面の簡単な説明】

【図1】

本発明の1実施形態である6素子の梯子型フィルタの模式図である。

図2

本発明に係る薄膜圧電共振器の1実施形態の平面図である

【図3】

本発明に係る薄膜圧電共振器の1実施形態の断面図である。

【図4】

本発明の1実施形態の6素子からなる梯子型フィルタの平面図である。

【図5】

実施例1の周波数応答図である。

【図6】

比較例1の周波数応答図である。

【図7】

比較例2の周波数応答図である。

【図8】

薄膜圧電共振器の等価回路図である。


【符号の説明】

- 1 第1の端子
- 2 第2の端子
- 20 梯子型フィルタ
- 23, 25, 27 直列素子(FBAR)
- 22, 24, 26 分路素子(FBAR)
- 50 薄膜圧電共振器
- 52 半導体基板
- 56,58 電極
- 5 4 圧電層
- 5 5 振動空間
- 70 梯子型フィルタ
- 72 半導体基板
- 74 圧電層
- 76,78 電極


【書類名】

図面


【図1】




【図2】




【図3】




【図4】



【図5】




【図6】




周波数(GHz)

[図7]



【図8】



【書類名】

要約書

【要約】

【課題】

薄膜圧電共振器で梯子型フィルタを構成する場合にフィルタ全体のサイズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善するフィルタを提供する。

【解決手段】

特性インピーダンスがそれぞれZ0である第1端子と第2端子とを有し、前記第1端子と第2端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも1つの素子の特性インピーダンスをZ1、前記分路素子のうち少なくとも1つ素子の特性インピーダンスをZ2としたとき、前記Z0、Z1およびZ2とが、1<(Z1/Z0)<Z2、かつ、Z0.

【選択図】

図 1

ページ: 1/E

認定・付加情報

特許出願の番号 特願2002-321210

受付番号 50201667600

書類名 特許願

担当官 第七担当上席 0096

作成日 平成14年11月 6日

<認定情報・付加情報>

【提出日】 平成14年11月 5日

次頁無

特願2002-321210

出願人履歴情報

識別番号

[000000206]

1. 変更年月日

2001年 1月 4日

[変更理由]

住所変更

住 所

山口県宇部市大字小串1978番地の96

氏 名 宇部興産株式会社